# PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

September 13, 2002

Application Number:

No. 2002-268762

[ST.10/C]:

[JP2002-268762]

Applicant(s):

FUJITSU LIMITED

January 31, 2003

Commissioner,

Patent Office

Shinichiro Ota (Seal)

Certificate No. 2002-3003333

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月13日

出 願 番 号

Application Number:

特願2002-268762

[ ST.10/C ]:

[JP2002-268762]

出 願 人

Applicant(s):

富士通株式会社

2003年 1月31日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

. . .

【整理番号】 0240607

【提出日】 平成14年 9月13日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G11C 7/12 `

【発明の名称】 半導体記憶装置

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 瀧田 雅人

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 山田 伸一

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 松宮 正人

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

### 【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0114942

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】半導体記憶装置

【特許請求の範囲】

【請求項1】各々が第1のビット線と第2のビット線を含む複数のビット線対と

該第1のビット線に接続され容量に電荷を蓄積する複数のメモリセルと、

該第2のビット線に接続され所定の電位が書き込まれるダミーセルと、

該第1のビット線と該第2のビット線の間の電位差を増幅するセンスアンプと

該ダミーセルに一定の期間だけ該所定の電位を書き込む制御回路 を含むことを特徴とする半導体記憶装置。

【請求項2】該一定の期間は該ビット線対に対するアクセスの間隔に関わらず一 定であることを特徴とする請求項1記載の半導体記憶装置。

【請求項3】ダミーセルに対する該所定の電位の書き込みを指示する指示信号を 第1の所定の間隔で発生する第1のタイマ回路と、

該タイマ回路の発生する該指示信号に応じてアドレスを発生する第1のアドレス発生回路

を更に含み、該制御回路は該指示信号に応じて該アドレスに対応するダミーセル に対して該所定の電位を書き込むことを特徴とする請求項2記載の半導体記憶装 置。

【請求項4】該ビット線対に対するアクセスがなされていない間に該指示信号が 該第1のタイマ回路により発生される場合には、該制御回路は該指示信号に応答 して直ちに該アドレスに対応するダミーセルに対する該所定の電位の書き込みを 実行し、該ビット線対に対するアクセスがなされている間に該指示信号が該第1 のタイマ回路により発生される場合には、該制御回路は該アクセスが終了してか ら該アドレスに対応するダミーセルに対する該所定の電位の書き込みを実行する ことを特徴とする請求項3記載の半導体記憶装置。

【請求項5】メモリセルに対するリフレッシュを指示する指示信号を第2の所定 の間隔で発生する第2のタイマ回路と、 該第2のタイマ回路の発生する該指示信号に応じてリフレッシュ対象であるメ モリセルのアドレスを発生するアドレス発生回路 を更に含むことを特徴とする請求項3記載の半導体記憶装置。

【請求項6】該第1のタイマ回路はメモリセルのリフレッシュを指示するリフレッシュ指示信号を第2の所定の間隔で発生し、該半導体記憶装置は該第1のタイマ回路の発生する該リフレッシュ指示信号に応じてリフレッシュ対象であるメモリセルのアドレスを発生するアドレス発生回路を更に含むことを特徴とする請求項3記載の半導体記憶装置。

【請求項7】該制御回路は、該第1のタイマ回路が生成する該所定の電位の書き込みを指示する該指示信号に応じて、該アドレスのメモリセルをリフレッシュすると共に該アドレスに対応するダミーセルに該所定の電位の書き込みを実行することを特徴とする請求項3記載の半導体記憶装置。

【請求項8】該複数のビット線対は複数のブロックに分割され、該アドレス発生 回路は1つのブロック内における全てのワードアドレスを順次生成し終えてから 次のブロックに移るようにアドレス生成することを特徴とする請求項7記載の半 導体記憶装置。

【請求項9】該複数のビット線対は複数のブロックに分割され、該アドレス発生 回路は1つのワードアドレスについて全てのブロックに対応するアドレスを順次 生成し終えてから次のワードアドレスに移るようにアドレス生成することを特徴 とする請求項7記載の半導体記憶装置。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、半導体記憶装置に関し、詳しくはダミーセル方式の半導体記憶装置に関する。

#### 【従来の技術】

DRAM (Dynamic Random Access Memory) においては、通常、ビット線対を電源電位と接地電位の中間電位にプリチャージしておき、その後データを一方のビット線に読み出して、一対のビット線間に生じる電位差をセンスアンプにより

増幅してデータを読み出す。しかし近年、電源電圧の低電圧化が進むにつれ、電源電位と接地電位の中間電位を安定に発生させることが困難となり、ビット線のプリチャージ電位を接地電位や電源電位とする技術が知られている。その場合にデータを読み出す方法として、ダミーセル方式がある。

[0002]

図1は、ダミーセル方式のメモリセル周辺の構成を示す図である。

[0003]

図1の構成において、センスアンプ11には一対のビット線BL及び/BLが接続され、センスアンプ11の増幅機能によりビット線BL及び/BLに現れる電位差を増幅して保持する。ビット線BL及び/BLのそれぞれには、複数のメモリセルが接続されており、各メモリセルはワード線電位により駆動されるトランジスタ12とデータを電荷量として記憶するメモリセル容量13を含む。ワード線w100乃至w1(n)は各ワードアドレスに対応する。またビット線BL及び/BLのそれぞれには、1つずつダミーセルが接続されている。ダミーセルは、ダミーワード線により駆動されるトランジスタ14と、データを電荷量として記憶するダミーセル容量15と、ダミーセル容量15をプリチャージするトランジスタ16を含む。トランジスタ16がダミーセルプリチャージ線dcpにより導通されると、電位vdcがダミーセル容量15に供給される。

[0004]

図2は、ダミーセル方式によるデータ読み出しを説明する図である。

[0005]

ビット線 b 1 (ビット線 B L 及び/B L を纏めて示している)は、例えば電源電位にプリチャージされている。まず t 1 のタイミングでダミーセルプリチャージ線 d c p を H I G H にしてダミーセル容量 1 5 を電位 v d c から切り離し、ダミーセルのデータ記憶ノードのプリチャージを終了する。次に t 2 のタイミングでダミーワード線 d w 1 を活性化 (LOWに変化)させることで、ダミーセル容量 1 5 の電位に応じて一方のビット線の電位を変化させる。 t 3 のタイミングでワード線 w 1 を活性化 (LOWに変化)させて、メモリセル容量 1 3 の電位に応じてもう一方のビット線の電位を変化させる。タイミング t 2 と t 3 の前後関係

は、逆転しても構わないし同時でも良い。センスアンプ11により、このビット 線間の微小な差電位を増幅して読み出しを行う。

[0006]

ビット線は電源電位にプリチャージされているので、HIGHデータが読み出される場合には、データが読み出されるビット線には電位変化は生じない。このような場合でもデータ読み出しを可能とするために、ダミーセルによりもう一方のビット線の電位を若干ドロップさせ、この差電位を増幅することでデータ読み出しを行う。従って、ダミーセルによるビット線の電位ドロップ量は、HIGHデータ読み出しの場合に電源電位との差が充分であり、且つLOWデータ読み出しの場合にLOWデータによる他方のビット線の電位ドロップより充分小さい必要がある。ダミーセル容量はメモリセル容量より小さく設定されており、メモリセルとダミーセル双方に同一電位のデータが書き込まれていた場合でも、差電圧を得ることができる。

[0007]

DRAMにおいては、メモリセル容量に記憶されたデータは時間と共に減衰していくので、記憶データを保持するためには随時再書き込み動作(リフレッシュ動作)を実行する必要がある。ダミーセルについては、t4のタイミングでダミーワード線dwlを非活性化しダミーセルをビット線から切り離し、その後t5のタイミングでダミーセルプリチャージ線dcpを活性化(LOWに変化)させることで、設定電位vdcの書き込みを実行する。これをダミーセルのプリチャージと呼ぶ。

[0008]

【特許文献1】

特開平5-28762

【特許文献2】

特開平11-238387

[0009]

【発明が解決しようとする課題】

従来、ダミーセルのプリチャージについては、該当セルブロックにアクセスが

されない期間中、常時トランジスタ16を活性化させて、データ記憶ノードに対する設定電位の書き込みを行っていた。これは、ダミーセル容量が小さく蓄積電荷の減衰する速度が早いので、アクセスがない期間は常に設定電位を印加しておくことが好ましいと考えられたためである。

#### [0010]

しかしビット線に対するアクセス間隔が短くなるにつれて、ダミーセルのプリチャージ時間が短くなり、ダミーセルを完全に設定電位に設定することが困難になる。その逆にアクセス間隔が充分に長い場合には、充分なプリチャージ時間がとれるので、ダミーセルのデータ記憶ノードを略設定電位に設定することが出来る。このように、ビット線に対するアクセスの間隔によってダミーセルの実際の電位が異なってしまう結果となる。そのために、アクセス間隔の違いにより読み出し動作時の基準電位が変化してしまい、読み出しマージンが低下するという問題が生じる。

#### [0011]

以上を鑑みて、本発明は、ダミーセル方式の半導体記憶装置において、アクセス間隔に関わらず安定した読み出し動作を可能とすることを目的とする。

#### 【課題を解決するための手段】

本発明による半導体記憶装置は、各々が第1のビット線と第2のビット線を含む複数のビット線対と、該第1のビット線に接続され容量に電荷を蓄積する複数のメモリセルと、該第2のビット線に接続され所定の電位が書き込まれるダミーセルと、該第1のビット線と該第2のビット線の間の電位差を増幅するセンスアンプと、該ダミーセルに一定の期間だけ該所定の電位を書き込む制御回路を含むことを特徴とする。

#### [0012]

上記半導体記憶装置においては、ダミーセルのプリチャージを所定時間で終了するようにしたので、アクセス間隔の長短によって、ダミーセルのプリチャージ 実行時間が変化することはない。従って、アクセス間隔に関わらず安定した読み 出し動作を実現することが出来る。

#### 【発明の実施の形態】

以下に、本発明の原理及び実施例を添付の図面を用いて詳細に説明する。

[0013]

図3は、本発明によるダミーセルのプリチャージの原理について説明するための図である。

[0014]

図2の従来の読み出し動作のタイミングチャートにおいては、アクセス動作が開始されダミーワード線 d w l が活性化される t 2のタイミングの直前のタイミング t 1まで、ダミーセルプリチャージ線 d c p が活性化されており、ダミーセルのプリチャージが行われている。またダミーワード線 d w l が非活性化される t 4のタイミングの直後のタイミング t 5 に、ダミーセルプリチャージ線 d c p が活性化されダミーセルのプリチャージが開始される。その後、次回のアクセスが実行されるまでダミーセルのプリチャージは継続される。

[0015]

それに対して図3の本発明によるダミープリチャージ動作においては、ダミーセルのプリチャージを開始した後、所定の時間が経過したタイミング t 7の時点で、ダミーセルプリチャージ線 d c p を非活性化してダミーセルのプリチャージを終了する。このように本発明では、ダミーセルのプリチャージを所定時間で終了するようにしたので、アクセス間隔の長短によって、ダミーセルのプリチャージ実行時間が変化することはない。なお図3の動作タイミングは、読み出し動作の場合及びメモリセルのプリチャージ動作の場合とで同一である。

[0016]

なお本発明においては、図3に示すようにダミーセルのプリチャージをメモリセルのプリチャージと一緒に行っても、或いはダミーセルのプリチャージとメモリセルのプリチャージとを別個に行っても良い。

[0017]

図4は、本発明による半導体記憶装置の第1の実施例を示す図である。

[0018]

図4の半導体記憶装置20は、コマンドラッチ回路21、タイミング制御回路 22、メモリコア制御回路23、アドレスラッチ回路24、アドレス制御回路2 5、アドレス選択回路 2 6、 X デコーダ 2 7、 Y デコーダ 2 8、 メモリセルアレイ 2 9、 I / O 制御回路 3 0、 メモリセルリフレッシュタイマ 3 1、 ダミーセルリフレッシュタイマ 3 2、 メモリセルアドレスカウンタ 3 3、 及びダミーセルアドレスカウンタ 3 4 を含む。

[0019]

•

コマンドラッチ回路 2 1 は、外部からコマンドを受け取りラッチする。コマンドラッチ回路 2 1 は更に、ラッチしたコマンドをデコードして、デコード結果に基づいてタイミング制御回路 2 2 及びアドレス制御回路 2 5 を制御する。タイミング制御回路 2 2 は、コマンドラッチ回路 2 1 の制御の下で、種々のタイミング信号を生成しメモリコア制御回路 2 3 に供給する。メモリコア制御回路 2 3 は、受け取ったタイミング信号に基づいて、Xデコーダ 2 7、Yデコーダ 2 8、メモリセルアレイ 2 9、I / O制御回路 3 0 等を制御する。

[0020]

アドレスラッチ回路24は、外部からアドレスを受け取りラッチし、アドレス選択回路26に供給する。アドレス制御回路25は、コマンドラッチ回路21の制御の下に、アドレス選択回路26を制御する。アドレス選択回路26は、アドレスラッチ回路24からの外部アドレス、メモリセルアドレスカウンタ33からのメモリセルリフレッシュアドレス、及びダミーセルアドレスカウンタ34からのダミーセルリフレッシュアドレスのうちの何れかを選択し、Xデコーダ27及びYデコーダ28に供給する。

[0021]

Xデコーダ27は、アドレス選択回路26から供給されるXアドレス(ローアドレス)をデコードして、指定されるワード線を選択活性化する。Yデコーダ28は、アドレス選択回路26から供給されるYアドレス(コラムアドレス)をデコードして、指定されるコラム選択線を選択活性化する。これにより、メモリセルアレイ29の指定されたワード及びコラムのメモリセルに対してアクセスが実行される。

[0022]

I/O制御回路30は、メモリセルアレイ29から読み出されたデータを外部

に供給すると共に、外部から供給される書き込みデータをメモリセルアレイ29 に供給する。

[0023]

メモリセルリフレッシュタイマ31は、メモリセルのリフレッシュタイミングを決定するためのものであり、所定の時間間隔を計時することにより所定間隔でメモリセルのリフレッシュを指示する。メモリセルアドレスカウンタ33は、メモリセルリフレッシュタイマ31からのリフレッシュ指示に応じて、リフレッシュアドレスを生成してアドレス選択回路26に供給する。

[0024]

ダミーセルリフレッシュタイマ32は、ダミーセルのリフレッシュタイミングを決定するためのものであり、所定の時間間隔を計時することにより所定間隔でダミーセルのリフレッシュを指示する。ダミーセルアドレスカウンタ34は、ダミーセルリフレッシュタイマ32からのリフレッシュ指示に応じて、リフレッシュアドレスを生成してアドレス選択回路26に供給する。

[0025]

ダミーセルリフレッシュタイマ32は、ダミーセルの特性と書き込み電荷量(書き込み電位)とから、安定した動作に要求される再書き込み周期を計時するタイマー回路である。図5に、ダミーセルリフレッシュタイマ32の一般的な構成を示す。

[0026]

図5のダミーセルリフレッシュタイマ32は、複数のインバータ41と複数のカウンタ回路42とを含む。複数のインバータ41は直列に接続され更に終端と始端とを繋げることでリングオシレータを構成する。このリングオシレータが所定の周波数で発振し、発振信号を複数のカウンタ回路42で分周する。1つのカウンタ回路42で1/2分周が実現され、カウンタ回路42の個数を調整することで、ダミーセルリフレッシュタイマ32の周期を制御することが出来る。或いはリングオシレータの発振周波数を、インバータ41の個数を調整して制御しても良い。

[0027]

容量やその他の特性がメモリセルとダミーセルとでは異なるので、メモリセルに対してデータ保持のために要求されるリフレッシュ間隔と、ダミーセルに対して設定電位保持のために要求されるリフレッシュ間隔とは互いに異なる。従って、メモリセルリフレッシュタイマ31とメモリセルアドレスカウンタ33とでは、夫々異なった間隔でリフレッシュ周期を指示することがよい。

[0028]

ダミーセルリフレッシュタイマ32の出力である信号ENは、コマンドラッチ回路21及びダミーセルアドレスカウンタ34に供給される。コマンドラッチ回路21は信号ENを受け付けると、アドレス制御回路25を介してアドレス選択回路26を制御し、アドレス選択回路26にダミーセルアドレスカウンタ34からのダミーセルリフレッシュアドレスを選択させる。ダミーセルアドレスカウンタ34がダミーセルリフレッシュアドレスをインクリメントしていくことで、ダミーセルのリフレッシュが順次指定されたアドレスに対して実行される。

[0029]

コマンドラッチ回路 2 1 は、ダミーセルリフレッシュタイマ 3 2 からの信号 E Nの入力部において、半導体記憶装置がアクセス状態である場合には信号 E Nを受け付けなくする必要がある。図 6 は、アクセス状態に応じて信号 E Nを受け付けなくする回路の一例を示す図である。

[0030]

図6の回路は、インバータ51及び52、及びNAND回路53乃至57を含む。NAND回路53及び54で第1のラッチを構成し、NAND回路56及び57で第2のラッチを構成する。NAND回路55が、信号ENを受け付けるか否かを制御する回路部分であり、一方の入力に第1のラッチを介して信号ENを、他方の入力にメモリのアクセス状況を示す信号ACを入力する。信号ACは、アクセス時にLOWになる信号である。

[0031]

第1のラッチは、要求信号ENを一時的に保持しておく機能を有する。

[0032]

信号ENがアサートされた時に、メモリがアクセス状態である場合には、ダミ

ーセルのプリチャージ開始をアクセス終了まで待つ必要がある。アクセス状態である場合には信号ACがLOWとなっているので、信号ENはNAND回路55を通過することはない。このとき第1のラッチにより信号ENの状態を保持しておく。

#### [0033]

メモリへのアクセスが終了すると、NAND回路55の入力信号ACがHIG Hへと遷移し、信号ENがNAND回路を介して第2のラッチにラッチされ、更にインバータ52を介して出力される。これにより、コマンドラッチ回路21がダミーセルのプリチャージ指示を受け付けることになる。なお信号PREは、アクセス動作終了時に一時的にLOWとなることで、第2のラッチをリセットする信号である。

#### [0034]

図7は、本発明による半導体記憶装置の第2の実施例を示す図である。図7に おいて、図4と同一の構成要素は同一の符号で参照し、その説明は省略する。

#### [0035]

図7の半導体記憶装置20Aは、図4に示される第1の実施例の半導体記憶装置20におけるメモリセルリフレッシュタイマ31及びダミーセルリフレッシュタイマ32を共通化して、リフレッシュタイマ35としたものである。図8は、リフレッシュタイマ35の一例を示す図である。

#### [0036]

図8のリフレッシュタイマ35は、複数のインバータ51、ダミーセル用力ウンタユニット53、及びメモリセル用カウンタユニット54を含む。ダミーセル用カウンタユニット53及びメモリセル用カウンタユニット54は、それぞれ複数のカウンタ回路52を含む。複数のインバータ51は直列に接続され更に終端と始端とを繋げることでリングオシレータを構成する。このリングオシレータが所定の周波数で発振し、発振信号をダミーセル用カウンタユニット53及びメモリセル用カウンタユニット54で分周する。1つのカウンタ回路52で1/2分周が実現され、カウンタ回路52の個数を調整することで、メモリセルリフレッシュ周期とダミーセルリフレッシュ周期とを制御することが出来る。具体的には

、ダミーセルのリフレッシュ指示信号ENの発生間隔を、メモリセルのリフレッシュ指示信号の発生間隔より短くするために、ダミーセル用カウンタユニット53のカウンタ回路52の個数をn-iとし、メモリセル用カウンタユニット54のカウンタ回路52の個数をnとしてある。

[0037]

この第2の実施例の構成では、タイマー回路を共有化することにより、チップ 面積を縮小し、製造コストを削減することが出来る。

[0038]

図9は、本発明による半導体記憶装置の第3の実施例を示す図である。図9に おいて、図4と同一の構成要素は同一の符号で参照し、その説明は省略する。

[0039]

図9の半導体記憶装置20Bは、図4に示される第1の実施例の半導体記憶装置20におけるメモリセルリフレッシュタイマ31及びダミーセルリフレッシュタイマ32を共通化してリフレッシュタイマ36とし、更にメモリセルアドレスカウンタ33及びダミーセルアドレスカウンタ34を共通化してアドレスカウンタ37としたものである。

[0040]

このように第3の実施例では、リフレッシュ周期を計測するタイマー回路とアドレスカウント回路とを、ダミーセル用とメモリセル用とで共通化する。このような構成にして、共通化されたアドレスカウンタ37が指示するアドレスに対してメモリセルのリフレッシュ動作を実行するのと同時に、対応するダミーセルのリフレッシュ動作を実行する。即ち、図3に示される動作タイミングのように、メモリセルに対するリフレッシュ動作が実行されると、これと同一の動作サイクルにおいてダミーセルに対するリフレッシュ動作を実行する。

[0041]

図10は、アドレスカウンタ37の回路構成の一例を示す図である。

[0042]

図10のアドレスカウンタ37は、複数のカウンタ回路61をカスケード接続 し、先頭のカウンタ回路61の入力にリフレッシュタイマ36からの指示信号E Nを入力し、各カウンタ回路 6 1 の出力をリフレッシュアドレスとして並列に取り出すものである。指示信号 E Nが入力される度に、並列出力であるリフレッシュアドレスが1 つずつカウントアップされていく。この構成では、下位(1+1)ビットをワード線選択アドレスとし、上位(j-1)ビットをブロック選択アドレスとしてある。即ちこの構成では、ワード線を一本ずつ順番にリフレッシュしていき、1 つのブロックの全てのワードアドレスについてリフレッシュ終了すると、次のブロックに移動してワード線を一本ずつ順番にリフレッシュしていく

[0043]

図11は、アドレスカウンタ37の回路構成の別の一例を示す図である。

[0044]

図11のアドレスカウンタ37は、図10の構成と同様に複数のカウンタ回路61をカスケード接続し、各カウンタ回路61の出力をリフレッシュアドレスとして並列に取り出すものである。但しこの構成では、下位(j-1)ビットをワード線選択アドレスとし、上位(1+1)ビットをブロック選択アドレスとしてある。即ちこの構成では、あるブロックについてあるワードアドレスをリフレッシュすると、次のブロックに移り同一のワードアドレスをリフレッシュし、これを繰り返して全てのブロックについて当該ワードアドレスのリフレッシュを終了すると、最初のブロックに戻り最初のブロックから最後のブロックまで次のワードアドレスをリフレッシュし、この動作を繰り返す。

[0045]

なおここで言うブロックとは、センスアンプ(センスアンプブロック)毎の纏まりを意味する。

[0046]

図12は、メモリセルアレイのブロック構造を示す図である。

[0047]

図12の例においては、半導体記憶装置全体はブロック1乃至ブロックnのn個のブロックより構成される。各ブロックは、センスアンプ(センスアンプブロック)71、ダミーセル72、メモリセル73、ワードデコーダ(Xデコーダ)

74、ワード線WL1乃至WL(i)、及びビット線BLを含む。図では簡略化して、ビット線BL、ダミーセル72、メモリセル73は1つずつしか示していないが、実際には複数のビット線が設けられ、各ビット線に対して1つのダミーセル72と複数のメモリセル73が接続される。図12に示されるように、1つのブロックは1つのセンスアンプ71に対応する。センスアンプ71から延展する各ビット線には1つのダミーセル72が接続されているので、あるワードアドレスについて一回リフレッシュ動作をする度に、ダミーセル72が一回リフレッシュされることになる。

#### [0048]

図10のようにワード線選択アドレスが先にカウントアップする構成の場合には、選択されたブロックに存在するi本のワード線を順次活性化しリフレッシュした後に、次のブロックに移動する。従って、同一ダミーセルのリフレッシュをi回繰り返した後に、次のダミーセル (次のブロックのダミーセル) のリフレッシュを開始することになる。即ち、メモリセルをi回リフレッシュする度に、新規ダミーセルをリフレッシュすることになる。

#### [0049]

また図11のようにブロック選択アドレスが先にカウントアップする構成の場合には、第1のブロックにおいて選択アドレスのワード線を活性化しリフレッシュした後、第2のブロックにおいて同一選択アドレスのワード線を活性化し、全ブロックについて当該選択アドレスのワード線の活性化が完了した後、第1のブロックに戻って次の選択アドレスのワード線を活性化する。従って、メモリセルを一回リフレッシュする度に、新規ダミーセルをリフレッシュすることになる。

#### [0050]

以上から分かるように、本発明においては、図11のようにブロック選択アドレスが先にカウントアップする構成とした方が、同一のダミーセルをリフレッシュする間隔が短くなり好ましい。即ちこの構成の場合、ブロック数がnとすると、メモリセルのリフレッシュをn回実行するために要する時間が、同一のダミーセルをリフレッシュする間隔と略等しい。図10のようにワード線選択アドレスが先にカウントアップする構成とした場合には、ブロック数がnで各ブロックの

ワード線が i とすると、メモリセルのリフレッシュを(n-1)×i回実行する ために要する時間が、同一のダミーセルをリフレッシュする間隔と略等しくなる

[0051]

図13は、ワード線、ダミーワード線、ダミーセルプリチャージ線、及びセンスアンプを制御する信号を生成する回路である。図13の回路は、例えば図9の構成においてメモリコア制御回路23に設けられる。

[0052]

図13の回路は、パルス発生回路81、遅延回路82万至84、パルス発生回路85、遅延回路86万至88、及びフリップフロップ89万至93を含む。図14は、図13の回路の動作を説明するための信号タイミング図である。

[0053]

図14に示される信号 $\phi$ 0は、例えば図9のタイミング制御回路22により生成される。この信号 $\phi$ 0の立ち上がりに応答して、パルス発生回路81がパルス信号 $\phi$ 1を生成する。このパルス信号 $\phi$ 1が遅延回路82乃至84により順次遅延されて、パルス信号 $\phi$ 2乃至 $\phi$ 4が生成される。また信号 $\phi$ 0の立ち下がりに応答して、パルス発生回路85がパルス信号 $\phi$ 5を生成する。このパルス信号 $\phi$ 5が遅延回路86乃至88により順次遅延されて、パルス信号 $\phi$ 6乃至 $\phi$ 8が生成される。

[0054]

フリップフロップ89乃至93は、パルス信号φ1乃至φ8のうちの所定のパルスでセットされ、別の所定のパルスでリセットされる。これにより、フリップフロップ89乃至93はそれぞれ、ビット線プリチャージ制御タイミング信号 tーbus(HIGH期間中プリチャージ解除)、ワード線制御タイミング信号 tーw1(HIGH期間中ワード線を活性化)、ダミーワード線制御タイミング信号 tーdw1(HIGH期間中ダミーワード線を活性化)、ダミーセルプリチャージ制御タイミング信号 tーdcp(HIGH期間中ダミーセルをプリチャージ)、及びセンスアンプ制御タイミング信号 tーle(HIGH期間中センスアンプを活性化)を生成する。これらの信号に基づいて、図3に示す動作タイミング

と同様に、メモリセルプリチャージ動作(或いは読み出し動作)とダミーセルプリチャージ動作とを実行することが可能となる。このようにして本発明においては、ダミーセルのプリチャージが所定時間で終了するように制御することで、アクセス間隔の長短に関わらずダミーセルのプリチャージ実行時間を固定として、安定した読み出し動作を実現することが出来る。

#### [0055]

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

#### 【発明の効果】

本発明による半導体記憶装置は、ダミーセルに一定の期間だけ所定の電位を書き込むよう構成される。この構成においては、アクセス間隔の長短によって、ダミーセルのプリチャージ実行時間が変化することはない。従って、アクセス間隔に関わらず安定した読み出し動作を実現することが出来る。

#### 【図面の簡単な説明】

#### 【図1】

ダミーセル方式のメモリセル周辺の構成を示す図である。

#### 【図2】

ダミーセル方式によるデータ読み出しを説明する図である。

#### 【図3】

本発明によるダミーセルのプリチャージの原理について説明するための図である。

#### 【図4】

本発明による半導体記憶装置の第1の実施例を示す図である。

#### 【図5】

ダミーセルリフレッシュタイマの一般的な構成を示す図である。

#### 【図6】

アクセス状態に応じて信号ENを受け付けなくする回路の一例を示す図である

#### 【図7】

本発明による半導体記憶装置の第2の実施例を示す図である。

#### 【図8】

リフレッシュタイマの一例を示す図である。

#### 【図9】

本発明による半導体記憶装置の第3の実施例を示す図である。

#### 【図10】

アドレスカウンタの回路構成の一例を示す図である。

#### 【図11】

アドレスカウンタの回路構成の別の一例を示す図である。

#### 【図12】

メモリセルアレイのブロック構造を示す図である。

#### 【図13】

ワード線、ダミーワード線、ダミーセルプリチャージ線、及びセンスアンプを 制御する信号を生成する回路を示す図である。

#### 【図14】

図13の回路の動作を説明するための信号タイミング図である。

#### 【符号の説明】

- 21 コマンドラッチ回路
- 22 タイミング制御回路
- 23 メモリコア制御回路
- 24 アドレスラッチ回路
- 25 アドレス制御回路
- 26 アドレス選択回路
- 27 Xデコーダ
- 28 Yデコーダ
- 29 メモリセルアレイ
- 30 I/O制御回路
- 31 メモリセルリフレッシュタイマ
- 32 ダミーセルリフレッシュタイマ


### 特2002-268762

- 33 メモリセルアドレスカウンタ
- 34 ダミーセルアドレスカウンタ

【書類名】 図面


【図1】

## ダミーセル方式のメモリセル周辺の構成を示す図




【図2】

## ダミーセル方式によるデータ読み出しを説明する図




【図3】

### 本発明によるダミーセルのプリチャージの原理について 説明するための図




#### 【図4】

### 本発明による半導体記憶装置の第1の実施例を示す図




【図5】

## ダミーセルリフレッシュタイマの一般的な構成を示す図




【図6】

### アクセス状態に応じて信号 ENを受け付けなくする回路の 一例を示す図



#### 【図7】


### 本発明による半導体記憶装置の第2の実施例を示す図



7


### 【図8】

## リフレッシュタイマの一例を示す図




#### 【図9】

## 本発明による半導体記憶装置の第3の実施例を示す図




【図10】

## アドレスカウンタの回路構成の一例を示す図




【図11】

## ドレスカウンタの回路構成の別の一例を示す図




【図12】

## メモリセルアレイのブロック構造を示す図




【図13】

## ワード線、ダミーワード線、ダミーセルプリチャージ線、 及びセンスアンプを制御する信号を生成する回路を示す図



【図14】

図13の回路の動作を説明するための信号タイミング図



#### 【書類名】 要約書

#### 【要約】

【課題】本発明は、ダミーセル方式の半導体記憶装置において、アクセス間隔に 関わらず安定した読み出し動作を可能とすることを目的とする。

【解決手段】半導体記憶装置は、各々が第1のビット線と第2のビット線を含む複数のビット線対と、第1のビット線に接続され容量に電荷を蓄積する複数のメモリセルと、第2のビット線に接続され所定の電位が書き込まれるダミーセルと、第1のビット線と第2のビット線の間の電位差を増幅するセンスアンプと、ダミーセルに一定の期間だけ所定の電位を書き込む制御回路を含むことを特徴とする。

#### 【選択図】図4

### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

> 住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社